

Документ подписан простой электронной подписью
Информация о владельце:
ФИО: Сенченко Павел Васильевич
Должность: Проректор по учебной работе
Дата подписания: 05.11.2023 21:40:41
Уникальный программный ключ:
27e516f4c088deb62ba68945f4406e13fd454355

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ
Федеральное государственное бюджетное образовательное учреждение высшего образования
«ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ СИСТЕМ
УПРАВЛЕНИЯ И РАДИОЭЛЕКТРОНИКИ»
(ТУСУР)

АННОТАЦИЯ РАБОЧЕЙ ПРОГРАММЫ ДИСЦИПЛИНЫ

ПРОГРАММИРОВАНИЕ ЛОГИЧЕСКИХ ИНТЕГРАЛЬНЫХ СХЕМ

Уровень образования: **высшее образование - бакалавриат**

Направление подготовки / специальность: **11.03.02 Инфокоммуникационные технологии и системы связи**

Направленность (профиль) / специализация: **Системы радиосвязи и радиодоступа**

Форма обучения: **заочная (в том числе с применением дистанционных образовательных технологий)**

Факультет: **Факультет дистанционного обучения (ФДО)**

Кафедра: **Кафедра телекоммуникаций и основ радиотехники (ТОР)**

Курс: **4, 5**

Семестр: **8, 9**

Учебный план набора 2019 года

Объем дисциплины и виды учебной деятельности

Виды учебной деятельности	8 семестр	9 семестр	Всего	Единицы
Лабораторные занятия		16	16	часов
Самостоятельная работа	130	14	144	часов
Самостоятельная работа под руководством преподавателя	8	2	10	часов
Контрольные работы	2		2	часов
Подготовка и сдача зачета	4	4	8	часов
Общая трудоемкость	144	36	180	часов
(включая промежуточную аттестацию)			5	з.е.

Формы промежуточной аттестация	Семестр	Количество
Зачет	8	
Контрольные работы	8	1
Зачет	9	

1. Общие положения

1.1. Цели дисциплины

1. Изучение архитектуры и схемотехники современных программируемых логических интегральных схем, принципов проектирования цифровых схем с использованием ПЛИС, методов и средств отладки таких схем, языка проектирования цифровых устройств Verilog HDL.

1.2. Задачи дисциплины

1. Приобретение студентами знаний в области проектирования цифровых схем с использованием ПЛИС.

2. Приобретение умений проектировать телекоммуникационные системы на ПЛИС с использованием языка описания цифровых устройств Verilog HDL.

3. Овладение практическими навыками в области разработки и отладки описаний цифровых устройств на языке Verilog HDL на основе программного обеспечения зарубежных фирм и отладочных модулей с использованием ПЛИС.

2. Место дисциплины в структуре ОПОП

Блок дисциплин: Б1. Дисциплины (модули).

Индекс дисциплины: Б1.В.07.

Реализуется с применением электронного обучения, дистанционных образовательных технологий.

3. Перечень планируемых результатов обучения по дисциплине, соотнесенных с индикаторами достижения компетенций

Процесс изучения дисциплины направлен на формирование следующих компетенций в соответствии с ФГОС ВО и основной образовательной программой (таблица 3.1):

Таблица 3.1 – Компетенции и индикаторы их достижения

Компетенция	Индикаторы достижения компетенции
Универсальные компетенции	
-	-
Общепрофессиональные компетенции	
ОПК-3. Способен применять методы поиска, хранения, обработки, анализа и представления в требуемом формате информации из различных источников и баз данных, соблюдая при этом основные требования информационной безопасности	ОПК-3.1. Знает принципы поиска, хранения, обработки, анализа и представления информации, а также методы и средства обеспечения информационной безопасности
	ОПК-3.2. Умеет работать с источниками информации и базами данных, а также решать задачи обработки данных с помощью современных средств автоматизации
	ОПК-3.3. Владеет практическими навыками поиска, хранения, обработки, анализа и представления в требуемом формате необходимой информации и обеспечения информационной безопасности при решении задач в области профессиональной деятельности
Профессиональные компетенции	

ПКР-1. Способен к развитию коммутационных подсистем и сетевых платформ, сетей передачи данных, транспортных сетей и сетей радиодоступа, спутниковых систем связи	ПКР-1.1. Знает принципы построения и работы сетей связи и протоколов сигнализации, стандарты качества передачи данных, голоса и видео, применяемых в организации сети связи; законодательство Российской Федерации в области связи, принципы работы и архитектура различных геоинформационных систем.
	ПКР-1.2. Умеет анализировать статистические параметры трафика, проводить расчет интерфейсов внутренних направлений сети, вырабатывать решения по оперативному переконфигурированию сети, изменению параметров коммутационной подсистемы, сетевых платформ и оборудования новых технологий; изменять параметры коммутационной подсистемы, маршрутизации трафика, прописки кодов маршрутизации, организации новых и расширению имеющихся направлений связи.
	ПКР-1.3. Умеет анализировать статистику основных показателей эффективности радиосистем и систем передачи данных, разрабатывать мероприятия по их поддержанию на требуемом уровне, выполнять расчет пропускной способности сетей телекоммуникаций.
	ПКР-1.4. Владеет навыками разработки схемы организации связи и интеграции новых сетевых элементов, построения и расширения коммутационной подсистемы и сетевых платформ, работы на коммутационном оборудовании по обеспечению реализации услуг, развертыванию оборудования сервисных платформ, оборудования новых технологий на сети, выполнению планов по расширению существующего оборудования сетевых платформ и новых технологий.
	ПКР-1.5. Владеет навыками сопровождения геоинформационных баз данных по сети радиодоступа, информационной поддержки расчетов радиопокрытия, радиорелейных и спутниковых трасс и частотно-территориального планирования в части использования картографической информации.

4. Названия разделов (тем) дисциплины

Названия разделов (тем) дисциплины
8 семестр
1 Цифровые логические схемы
2 Основные элементы и функции языка Verilog
3 Триггеры
4 Мультиплексор, демультиплексор, дешифратор, счетчик
5 Сдвиговые регистры, счетчик
6 Верификация проектов с помощью Modelsim
7 Логический анализатор SignalTap II
8 MegaWizard
9 Машина конечных состояний
10 Модули памяти
11 Фильтрация ПЛИС
12 Согласование модулей
9 семестр
13 Мультиплексор, демультиплексор, дешифратор, счетчик
14 Верификация проектов с помощью Modelsim